SDE Universes·新思想前沿电子工程 · 计算系统
新思想前沿 · 电子工程 · 计算系统

计算机工程与软硬件协同设计

第 548 号 · 近二十年 · 两幕 · 20 个新思想 · 约 19,450 字 · 王德生 亲撰 · 2026 年 8 月

软硬件协同设计不是让软件迁就一颗新芯片,也不是让硬件追逐一个短命模型;它要求算法、编译器、存储层次、互连和可靠性共享一套工作负载证据。本面板用二十个节点追问:专用化何时带来净收益,何时只是把成本移到软件与供应链。

【第一幕】上一个十年 · 约 2006–2016

第一幕追踪计算机工程与软硬件协同设计如何把旧问题变成可执行、可测量的对象;判断标准始终是协同设计的单因是跨层暴露并消除真实工作负载的主瓶颈,而不是某一层峰值算力增加。

甲、MapReduce数据局部性MapReduce

提出Dean & Ghemawat, OSDI 2004, 137–150 争议Sze et al., Efficient Processing of Deep Neural Networks: A Tutorial and Survey, Proceedings of the IEEE 105, 2295–2329 (2017).。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键把计算移动到数据并自动恢复任务

Dean & Ghemawat, OSDI 2004, 137–150把MapReduce数据局部性钉在可复算节点:MapReduce把大规模数据处理压成映射和归约,使运行时可安排局部性、重试与分片。把计算移动到数据并自动恢复任务须与shuffle字节与长尾节点分账;〔对象清单〕2026年复核保留旧硬件、软件版本与失败运行。

MapReduce数据局部性只锁定一个原因:把计算移动到数据并自动恢复任务。〔对象清单〕2026年冻结工作负载和总功耗,移除机制而方向仍在便撤回,shuffle字节与长尾节点不得由峰值代偿。shuffle每字节时间以95%区间裁决。〔〔〔对象清单〕对象清单〕对象清单〕对MapReduce数据局部性MapReduce而言,真正需要登记的不是又一个平均分,而是由“决定本项协同设计结果能否成立的只有把计算移动到数据并自动恢复任务”推出的每一步中介、责任人和可撤回条件,〔对象清单〕缺少任何一环,都不能把相关性写成机制。

提出卷页由Dean & Ghemawat, OSDI 2004, 137–150锁定,反方命题是“通用批处理抽象是否掩盖网络洗牌与长尾节点”,截至2025年的延续为“数据流系统继续以调度和容错重写计算位置”。MapReduce数据局部性复算给3套配置、95%区间、5%尾部和run ID,shuffle字节与长尾节点失败样本不清洗。

MapReduce数据局部性的硬边界是迭代算法和低延迟任务会被反复落盘拖慢,抽象简洁不等于所有工作负载高效。2026年把shuffle字节与长尾节点推至规格外;任务越自动恢复,shuffle与长尾的隐性网络税反而越大,因此平均基准不能冲销反号结果。〔对象清单〕落到复现实务,可为MapReduce数据局部性MapReduce建立版本化对象表:输入、基线、资源预算、异常运行和人工接管分别留痕,并用“以“把计算移动到数据并自动恢复任务”为主读数,并列样本、误差、周期和对照”统一结算,避免换口径后仍宣称性能提高。

〔对象清单〕工程验收以“把计算移动到数据并自动恢复任务”为主读数,连续24h记录shuffle每字节时间、工具链、固件、人工接管与恢复。shuffle字节与长尾节点未测即保留“尚缺MapReduce数据局部性在独立场景的长周期阴性结果”,95%成功不能删除5%失败谱。

MapReduce数据局部性跨域登记为AI系统与基础设施称“MapReduce:训练数据第一次按失败可恢复的批任务扩展”;见第536号第一条“MapReduce:训练数据第一次按失败可恢复的批任务扩展”。〔对象清单〕它共享〔01 谁进入分母〕通用批处理抽象是否掩盖网络洗牌与长尾节点,2026年送往第二平台时,shuffle字节与长尾节点的对象、量纲与停止阈值均不得改名。〔对象清单〕本条的边界案例应从“尚缺MapReduce数据局部性在独立场景的长周期阴性结果”中抽样,而不是只从最容易成功的中心案例抽样,这样才能判断“⇄系统核算后方向反转:迭代算法和低延迟任务会被反复落盘拖慢,抽象简洁不等于所有工作负载高效,任务越自动恢复,shuffle与长尾的隐性网”究竟是偶发噪声,还是足以改变结论方向的系统反例。

位置S——把可证伪的系统净性能视为决定性资源 单因决定本项协同设计结果能否成立的只有把计算移动到数据并自动恢复任务 预设〔01 谁进入分母〕通用批处理抽象是否掩盖网络洗牌与长尾节点 量纲以“把计算移动到数据并自动恢复任务”为主读数,并列样本、误差、周期和对照/MapReduce数据局部性MapReduce全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:迭代算法和低延迟任务会被反复落盘拖慢,抽象简洁不等于所有工作负载高效;任务越自动恢复,shuffle与长尾的隐性网络税反而越大 自曝对象清单独立核验:MapReduce数据局部性的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在对象清单 空栏尚缺MapReduce数据局部性在独立场景的长周期阴性结果 异名AI系统与基础设施称“MapReduce:训练数据第一次按失败可恢复的批任务扩展”;见第536号第一条“MapReduce:训练数据第一次按失败可恢复的批任务扩展”

乙、CUDA可编程并行CUDA Programmability

提出Lindholm et al., IEEE Micro 28, 39–55 (2008), doi:10.1109/MM.2008.31 争议Williams, Waterman & Patterson, Communications of the ACM 52, 65–76 (2009), doi:10.1145/1498765.1498785。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键大量线程暴露数据并行硬件

CUDA可编程并行由Lindholm et al., IEEE Micro 28, 39–55 (2008), doi:10.1109/MM.2008.31固定为历史节点,新意是CUDA让开发者用接近C的模型调度GPU线程、共享存储与内存层次,改变通用加速计算。2026年重读时把大量线程暴露数据并行硬件、warp分歧与内核移植和软件栈并列,避免把单机纪录误作系统能力。〔事件时间轴〕这也给出一项不依赖宣传口径的核验:独立团队只拿到冻结版本与“决定本项协同设计结果能否成立的只有大量线程暴露数据并行硬件”的操作定义,仍能复算“以“大量线程暴露数据并行硬件”为主读数,并列样本、误差、周期和对照”,否则所谓转向可能只是数据管线或命名变化。

可消融的唯一单因是大量线程暴露数据并行硬件:2026年维持芯片、编译器与预算不变,仅撤去该机制;若读数仍同向,本条失败。warp有效线程比例以95%区间登记。

Lindholm et al., IEEE Micro 28, 39–55 (2008), doi:10.1109/MM.2008.31给出起点,争议由“专有编程模型的性能收益是否形成长期锁定”承担,最新状态是“GPU编程扩展到统一内存、张量核心与多厂商编译层”。证据表列3组warp分歧与内核移植配置、95%置信区间、5%尾部和run ID,阴性运行全部进入分母。〔事件时间轴〕机构采用CUDA可编程并行CUDA Programmability之前还应公布否决门槛:一旦“⇄系统核算后方向反转:高性能代码依赖架构细节和工具链,移植成本必须与加速比同账,线程越多,warp分歧和专有工具链造成的闲置反而越难摊薄”出现,就暂停扩张并回到“大量线程暴露数据并行硬件”的原始记录复核,该门槛必须早于部署决定写入方案。

边界判据写作高性能代码依赖架构细节和工具链,移植成本必须与加速比同账。当2026年测试越过warp分歧与内核移植,线程越多,warp分歧和专有工具链造成的闲置反而越难摊薄;方向翻转须先于均值进入结论。

“大量线程暴露数据并行硬件”承担采购读数,另开warp分歧与内核移植账。系统跑满24h后保留warp有效线程比例、版本、维修与中止原因;〔事件时间轴〕余下5%失败及“尚缺CUDA可编程并行在独立场景的长周期阴性结果”仍入正文。〔事件时间轴〕把CUDA可编程并行CUDA Programmability与相邻路线比较时,统一分母至少应包含成功、失败、弃权和未覆盖对象四类,只有“以“大量线程暴露数据并行硬件”为主读数,并列样本、误差、周期和对照”在这些类别上都可回查,跨研究比较才有意义。

CUDA可编程并行的异名接口采用AI系统与基础设施称“CUDA与通用GPU:学习代码开始围绕异构设备重写”;见第536号第二条“CUDA与通用GPU:学习代码开始围绕异构设备重写”。共同预设是〔01 谁进入分母〕专有编程模型的性能收益是否形成长期锁定;第二团队在2026年重放原始计数器时,不得以同向代理替换warp分歧与内核移植。CUDA可编程并行若不能跨版本复现,只保留为局部配置案例;warp有效线程比例必须公开原始计数。

位置D——把ISA、编译器、微结构、封装与软件串成闭环 单因决定本项协同设计结果能否成立的只有大量线程暴露数据并行硬件 预设〔01 谁进入分母〕专有编程模型的性能收益是否形成长期锁定 量纲以“大量线程暴露数据并行硬件”为主读数,并列样本、误差、周期和对照/CUDA可编程并行CUDA Programmability全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:高性能代码依赖架构细节和工具链,移植成本必须与加速比同账;线程越多,warp分歧和专有工具链造成的闲置反而越难摊薄 自曝事件时间轴独立核验:CUDA可编程并行的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在事件时间轴 空栏尚缺CUDA可编程并行在独立场景的长周期阴性结果 异名AI系统与基础设施称“CUDA与通用GPU:学习代码开始围绕异构设备重写”;见第536号第二条“CUDA与通用GPU:学习代码开始围绕异构设备重写”

丙、Roofline性能模型Roofline Model

提出Williams, Waterman & Patterson, Communications of the ACM 52, 65–76 (2009), doi:10.1145/1498765.1498785 争议Mittal & Vetter, A Survey of CPU-GPU Heterogeneous Computing Techniques, ACM Computing Surveys 47, 69 (2015), doi:10.1145/2788396.。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键用算术强度定位计算或内存瓶颈

在Williams, Waterman & Patterson, Communications of the ACM 52, 65–76 (2009), doi:10.1145/1498765.1498785之前,Roofline性能模型缺少把局部优化变成系统判断的支点;节点价值在于模型把可达性能限制在峰值计算与带宽两条屋顶下,使优化先找主约束。2026年评价用算术强度定位计算或内存瓶颈时,同时冻结缓存层次、NUMA与并发和对照。

因果账只许留下用算术强度定位计算或内存瓶颈这一项。2026年用相同工作负载做移除实验,机制消失而优势不变即否证;缓存层次、NUMA与并发只界定失效域。L3未命中尾延迟报告95%区间。〔装置边界〕可执行的压力测试是预先固定样本单位、时间窗口和排除规则,再针对“⇄系统核算后方向反转:缓存、延迟、并发和通信会使单一带宽线失真,模型是诊断起点而非预测真值,Roofline越简洁,NUMA和缓存干扰造”做至少两轮外部复算,若方向翻转,Roofline性能模型Roofline Model的结论必须随之收窄。

来源链依次是Williams, Waterman & Patterson, Communications of the ACM 52, 65–76 (2009), doi:10.1145/1498765.1498785、“算术强度和峰值带宽能否解释不规则系统行为”和“分层Roofline进入CPU、GPU和性能工具”。原始表公开3档配置、95%区间、5%失败谱及run ID;缓存层次、NUMA与并发导致的中止按失败计入分母。

缓存、延迟、并发和通信会使单一带宽线失真,模型是诊断起点而非预测真值构成Roofline性能模型的停止线。到2026年,缓存层次、NUMA与并发一旦主导,Roofline越简洁,NUMA和缓存干扰造成的偏差反而越容易漏报,峰值吞吐便不能代表净效用。〔装置边界〕面向下一轮材料,计算机工程与软硬件协同设计应优先补齐“尚缺Roofline性能模型在独立场景的长周期阴性结果”的原始记录,并把“⇄系统核算后方向反转:缓存、延迟、并发和通信会使单一带宽线失真,模型是诊断起点而非预测真值,Roofline越简洁,NUMA和缓存干扰造”作为预注册反例,这两项同时公开,才能区分暂时缺证与真正失效。

部署账把“用算术强度定位计算或内存瓶颈”设为主量纲,每24h记录L3未命中尾延迟、编译器、固件、漂移与恢复。缓存层次、NUMA与并发无数据就写“尚缺Roofline性能模型在独立场景的长周期阴性结果”;95%可用也不遮蔽5%反号。

与相邻领域的精确链接是AI系统与基础设施称“Spark:迭代学习把工作集留在内存”;见第536号第三条“Spark:迭代学习把工作集留在内存”。双方共享〔01 谁进入分母〕算术强度和峰值带宽能否解释不规则系统行为;2026年跨平台转移时,缓存层次、NUMA与并发仍用同一单位、版本与失败阈值。〔装置边界〕在计算机工程与软硬件协同设计的这一对象上,复核应把“以“用算术强度定位计算或内存瓶颈”为主读数,并列样本、误差、周期和对照”拆成同一分母下的主结果与失败谱,“尚缺Roofline性能模型在独立场景的长周期阴性结果”要单列编码,不能在汇总时并入其他项。

位置E——把工作负载漂移、供应链、安全与维护纳入环境 单因决定本项协同设计结果能否成立的只有用算术强度定位计算或内存瓶颈 预设〔01 谁进入分母〕算术强度和峰值带宽能否解释不规则系统行为 量纲以“用算术强度定位计算或内存瓶颈”为主读数,并列样本、误差、周期和对照/Roofline性能模型Roofline Model全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:缓存、延迟、并发和通信会使单一带宽线失真,模型是诊断起点而非预测真值;Roofline越简洁,NUMA和缓存干扰造成的偏差反而越容易漏报 自曝装置边界独立核验:Roofline性能模型的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在装置边界 空栏尚缺Roofline性能模型在独立场景的长周期阴性结果 异名AI系统与基础设施称“Spark:迭代学习把工作集留在内存”;见第536号第三条“Spark:迭代学习把工作集留在内存”

丁、暗硅约束Dark Silicon

提出Esmaeilzadeh et al., ISCA 2011, 365–376, doi:10.1145/2000064.2000108 争议Williams, Waterman & Patterson, Communications of the ACM 52, 65–76 (2009), doi:10.1145/1498765.1498785。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键晶体管增加快于可供电面积

Esmaeilzadeh et al., ISCA 2011, 365–376, doi:10.1145/2000064.2000108使暗硅约束从局部演示转为可审计命题,核心观察是分析显示电压缩放放缓后,芯片不能以最高频率同时使用全部晶体管,推翻面积等于性能的默认。2026年证据包把晶体管增加快于可供电面积与功率密度与散热预算分别编号,并保留旧架构对照。〔样本分层〕对暗硅约束Dark Silicon而言,真正需要登记的不是又一个平均分,而是由“决定本项协同设计结果能否成立的只有晶体管增加快于可供电面积”推出的每一步中介、责任人和可撤回条件,〔样本分层〕缺少任何一环,都不能把相关性写成机制。

这里拒绝多因叙述,决定结果能否成立的只有晶体管增加快于可供电面积。2026年按热设计边界固定芯片、软件和能耗后做删除检验;若方向未变便退稿。每平方毫米持续功率须给95%区间。

提出证据见Esmaeilzadeh et al., ISCA 2011, 365–376, doi:10.1145/2000064.2000108,最强争议是“功率墙是否会让更多晶体管无法同时开启”,延续状态为“异构与专用加速成为暗硅时代的主响应”。暗硅约束交付3批功率密度与散热预算数据、95%区间、5%尾部和run ID,异常逐例保留。〔样本分层〕落到复现实务,可为暗硅约束Dark Silicon建立版本化对象表:输入、基线、资源预算、异常运行和人工接管分别留痕,并用“以“晶体管增加快于可供电面积”为主读数,并列样本、误差、周期和对照”统一结算,避免换口径后仍宣称性能提高。

暗硅约束不能越过模型依赖工艺和冷却假设,但功率密度约束不会由更多核心自动消失。2026年把功率密度与散热预算扫过全量程时,晶体管越多,可同时供电的面积比例反而越低;方向一旦翻转,平均性能再高也不抵销。

验收表首先读取“晶体管增加快于可供电面积”,随后核对功率密度与散热预算。持续24h日志含每平方毫米持续功率、版次、接管和修复;95%成功与5%失败同时发布,缺口写成“尚缺暗硅约束在独立场景的长周期阴性结果”。〔样本分层〕证据链还要把Esmaeilzadeh et al., ISCA 2011, 365–376, doi:10.的起点材料与更新文献放在同一比较表里,并逐项报告“晶体管增加快于可供电面积”在哪些设备、机构或人群中没有出现,而不是只保留成功演示。

跨域异名为AI系统与基础设施称“DistBelief:参数服务器与模型副本把深网训练拆开”;见第536号第四条“DistBelief:参数服务器与模型副本把深网训练拆开”,不是宽泛类比。它检验〔02 单一读数代表复杂对象〕功率墙是否会让更多晶体管无法同时开启;2026年由独立团队复跑原始计数器时,功率密度与散热预算的单位、阈值和停止规则保持不变。暗硅约束若不能跨版本复现,只保留为局部配置案例;每平方毫米持续功率必须公开原始计数。

位置S——把可证伪的系统净性能视为决定性资源 单因决定本项协同设计结果能否成立的只有晶体管增加快于可供电面积 预设〔02 单一读数代表复杂对象〕功率墙是否会让更多晶体管无法同时开启 量纲以“晶体管增加快于可供电面积”为主读数,并列样本、误差、周期和对照/暗硅约束Dark Silicon全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:模型依赖工艺和冷却假设,但功率密度约束不会由更多核心自动消失;晶体管越多,可同时供电的面积比例反而越低 自曝样本分层独立核验:暗硅约束的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在样本分层 空栏尚缺暗硅约束在独立场景的长周期阴性结果 异名AI系统与基础设施称“DistBelief:参数服务器与模型副本把深网训练拆开”;见第536号第四条“DistBelief:参数服务器与模型副本把深网训练拆开”

戊、RISC-V开放指令集RISC-V ISA

提出Waterman et al., EECS Department, UC Berkeley, Technical Report UCB/EECS-2014-54 争议Ferdman et al., Clearing the Clouds: A Study of Emerging Scale-out Workloads on Modern Hardware, ASPLOS (2012), doi:10.1145/2150976.2150982.。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键把指令接口从单一厂商授权中解耦

Waterman et al., EECS Department, UC Berkeley, Technical Report UCB/EECS-2014-54把RISC-V开放指令集钉在可复算节点:精简稳定的基础加可选扩展让教学、研究和产品共享架构接口,降低定制处理器门槛。把指令接口从单一厂商授权中解耦须与扩展碎片、形式验证与工具链分账;〔版本登记〕2026年复核保留旧硬件、软件版本与失败运行。

RISC-V开放指令集只锁定一个原因:把指令接口从单一厂商授权中解耦。〔版本登记〕2026年冻结工作负载和总功耗,移除机制而方向仍在便撤回,扩展碎片、形式验证与工具链不得由峰值代偿。ISA扩展兼容矩阵以95%区间裁决。〔版本登记〕机构采用RISC-V开放指令集RISC-V ISA之前还应公布否决门槛:一旦“⇄系统核算后方向反转:碎片化扩展、验证与软件支持会把开放许可优势转成兼容成本,扩展越自由,验证与二进制兼容负担反而越可能碎片化”出现,就暂停扩张并回到“把指令接口从单一厂商授权中解耦”的原始记录复核,该门槛必须早于部署决定写入方案。

提出卷页由Waterman et al., EECS Department, UC Berkeley, Technical Report UCB/EECS-2014-54锁定,反方命题是“开放ISA能否兼顾扩展自由与软件生态稳定”,截至2025年的延续为“RISC-V已形成基础规范、向量和安全扩展的全球生态”。RISC-V开放指令集复算给3套配置、95%区间、5%尾部和run ID,扩展碎片、形式验证与工具链失败样本不清洗。

RISC-V开放指令集的硬边界是碎片化扩展、验证与软件支持会把开放许可优势转成兼容成本。2026年把扩展碎片、形式验证与工具链推至规格外;扩展越自由,验证与二进制兼容负担反而越可能碎片化,因此平均基准不能冲销反号结果。

〔版本登记〕工程验收以“把指令接口从单一厂商授权中解耦”为主读数,连续24h记录ISA扩展兼容矩阵、工具链、固件、人工接管与恢复。扩展碎片、形式验证与工具链未测即保留“尚缺RISC-V开放指令集在独立场景的长周期阴性结果”,95%成功不能删除5%失败谱。

RISC-V开放指令集跨域登记为AI系统与基础设施称“参数服务器:分布式学习获得一致性、弹性与键空间”;见第536号第五条“参数服务器:分布式学习获得一致性、弹性与键空间”。〔版本登记〕它共享〔02 单一读数代表复杂对象〕开放ISA能否兼顾扩展自由与软件生态稳定,2026年送往第二平台时,扩展碎片、形式验证与工具链的对象、量纲与停止阈值均不得改名。〔版本登记〕本条的边界案例应从“尚缺RISC-V开放指令集在独立场景的长周期阴性结果”中抽样,而不是只从最容易成功的中心案例抽样,这样才能判断“⇄系统核算后方向反转:碎片化扩展、验证与软件支持会把开放许可优势转成兼容成本,扩展越自由,验证与二进制兼容负担反而越可能碎片化”究竟是偶发噪声,还是足以改变结论方向的系统反例。

位置D——把ISA、编译器、微结构、封装与软件串成闭环 单因决定本项协同设计结果能否成立的只有把指令接口从单一厂商授权中解耦 预设〔02 单一读数代表复杂对象〕开放ISA能否兼顾扩展自由与软件生态稳定 量纲以“把指令接口从单一厂商授权中解耦”为主读数,并列样本、误差、周期和对照/RISC-V开放指令集RISC-V ISA全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:碎片化扩展、验证与软件支持会把开放许可优势转成兼容成本;扩展越自由,验证与二进制兼容负担反而越可能碎片化 自曝版本登记独立核验:RISC-V开放指令集的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在版本登记 空栏尚缺RISC-V开放指令集在独立场景的长周期阴性结果 异名AI系统与基础设施称“参数服务器:分布式学习获得一致性、弹性与键空间”;见第536号第五条“参数服务器:分布式学习获得一致性、弹性与键空间”

己、高层综合重新进入主流High-Level Synthesis

提出Cong et al., IEEE Transactions on CAD 30, 473–491 (2011), doi:10.1109/TCAD.2011.2110590 争议Sze et al., Efficient Processing of Deep Neural Networks: A Tutorial and Survey, Proceedings of the IEEE 105, 2295–2329 (2017).。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键编译器把循环和数据流变成微结构

高层综合重新进入主流由Cong et al., IEEE Transactions on CAD 30, 473–491 (2011), doi:10.1109/TCAD.2011.2110590固定为历史节点,新意是高层综合允许设计者用高级语言探索流水线、并行和存储结构,缩短定制硬件迭代。2026年重读时把编译器把循环和数据流变成微结构、调度指示与时序收敛和软件栈并列,避免把单机纪录误作系统能力。〔失败谱〕这也给出一项不依赖宣传口径的核验:独立团队只拿到冻结版本与“决定本项协同设计结果能否成立的只有编译器把循环和数据流变成微结构”的操作定义,仍能复算“以“编译器把循环和数据流变成微结构”为主读数,并列样本、误差、周期和对照”,否则所谓转向可能只是数据管线或命名变化。

可消融的唯一单因是编译器把循环和数据流变成微结构:2026年维持芯片、编译器与预算不变,仅撤去该机制;若读数仍同向,本条失败。HLS时序违例数以95%区间登记。

Cong et al., IEEE Transactions on CAD 30, 473–491 (2011), doi:10.1109/TCAD.2011.2110590给出起点,争议由“从C到电路能否同时保留时序、面积和可预测性”承担,最新状态是“HLS进入FPGA、AI加速与硬件生成器工作流”。证据表列3组调度指示与时序收敛配置、95%置信区间、5%尾部和run ID,阴性运行全部进入分母。〔失败谱〕面向下一轮材料,计算机工程与软硬件协同设计应优先补齐“尚缺高层综合重新进入主流在独立场景的长周期阴性结果”的原始记录,并把“⇄系统核算后方向反转:源代码语义不包含完整硬件意图,指令和约束细节仍决定结果质量,输入语言越高级,未表达的时序和接口意图反而越关键”作为预注册反例,这两项同时公开,才能区分暂时缺证与真正失效。

边界判据写作源代码语义不包含完整硬件意图,指令和约束细节仍决定结果质量。当2026年测试越过调度指示与时序收敛,输入语言越高级,未表达的时序和接口意图反而越关键;方向翻转须先于均值进入结论。

“编译器把循环和数据流变成微结构”承担采购读数,另开调度指示与时序收敛账。系统跑满24h后保留HLS时序违例数、版本、维修与中止原因;〔失败谱〕余下5%失败及“尚缺高层综合重新进入主流在独立场景的长周期阴性结果”仍入正文。〔失败谱〕在计算机工程与软硬件协同设计的这一对象上,复核应把“以“编译器把循环和数据流变成微结构”为主读数,并列样本、误差、周期和对照”拆成同一分母下的主结果与失败谱,“尚缺高层综合重新进入主流在独立场景的长周期阴性结果”要单列编码,不能在汇总时并入其他项。

高层综合重新进入主流的异名接口采用AI系统与基础设施称“TensorFlow数据流图:同一模型跨CPU、GPU与TPU布置”;见第536号第六条“TensorFlow数据流图:同一模型跨CPU、GPU与TPU布置”。共同预设是〔02 单一读数代表复杂对象〕从C到电路能否同时保留时序、面积和可预测性;第二团队在2026年重放原始计数器时,不得以同向代理替换调度指示与时序收敛。

位置E——把工作负载漂移、供应链、安全与维护纳入环境 单因决定本项协同设计结果能否成立的只有编译器把循环和数据流变成微结构 预设〔02 单一读数代表复杂对象〕从C到电路能否同时保留时序、面积和可预测性 量纲以“编译器把循环和数据流变成微结构”为主读数,并列样本、误差、周期和对照/高层综合重新进入主流High-Level Synthesis全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:源代码语义不包含完整硬件意图,指令和约束细节仍决定结果质量;输入语言越高级,未表达的时序和接口意图反而越关键 自曝失败谱独立核验:高层综合重新进入主流的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在失败谱 空栏尚缺高层综合重新进入主流在独立场景的长周期阴性结果 异名AI系统与基础设施称“TensorFlow数据流图:同一模型跨CPU、GPU与TPU布置”;见第536号第六条“TensorFlow数据流图:同一模型跨CPU、GPU与TPU布置”

庚、近似计算Approximate Computing

提出Esmaeilzadeh et al., ASPLOS 2012, 1–12, doi:10.1145/2150976.2150978 争议AMD SEV, Intel TDX and Confidential Computing Consortium specifications, 2016 onward。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键允许受控误差交换能耗和吞吐

在Esmaeilzadeh et al., ASPLOS 2012, 1–12, doi:10.1145/2150976.2150978之前,近似计算缺少把局部优化变成系统判断的支点;节点价值在于研究用神经加速和不精确执行说明部分应用不需位精确,可回收过度保守资源。2026年评价允许受控误差交换能耗和吞吐时,同时冻结误差传播与尾部样本和对照。

因果账只许留下允许受控误差交换能耗和吞吐这一项。2026年用相同工作负载做移除实验,机制消失而优势不变即否证;误差传播与尾部样本只界定失效域。最坏样本质量损失报告95%区间。〔机构接口〕可执行的压力测试是预先固定样本单位、时间窗口和排除规则,再针对“⇄系统核算后方向反转:误差会跨流水线累积并伤害少数样本,平均质量不能代替最坏情况责任,平均误差越小,少数安全关键样本的责任反而越容易被遮”做至少两轮外部复算,若方向翻转,近似计算Approximate Computing的结论必须随之收窄。

来源链依次是Esmaeilzadeh et al., ASPLOS 2012, 1–12, doi:10.1145/2150976.2150978、“应用容错能否安全转换为硬件误差预算”和“近似路线转向可验证质量、概率硬件与机器学习”。原始表公开3档配置、95%区间、5%失败谱及run ID;误差传播与尾部样本导致的中止按失败计入分母。

误差会跨流水线累积并伤害少数样本,平均质量不能代替最坏情况责任构成近似计算的停止线。到2026年,误差传播与尾部样本一旦主导,平均误差越小,少数安全关键样本的责任反而越容易被遮蔽,峰值吞吐便不能代表净效用。〔机构接口〕证据链还要把Esmaeilzadeh et al., ASPLOS 2012, 1–12, doi:10.1的起点材料与更新文献放在同一比较表里,并逐项报告“允许受控误差交换能耗和吞吐”在哪些设备、机构或人群中没有出现,而不是只保留成功演示。

部署账把“允许受控误差交换能耗和吞吐”设为主量纲,每24h记录最坏样本质量损失、编译器、固件、漂移与恢复。误差传播与尾部样本无数据就写“尚缺近似计算在独立场景的长周期阴性结果”;95%可用也不遮蔽5%反号。

与相邻领域的精确链接是AI系统与基础设施称“机器学习技术债:模型代码只是生产系统的一小块”;见第536号第七条“机器学习技术债:模型代码只是生产系统的一小块”。双方共享〔04 测量不改变被测对象〕应用容错能否安全转换为硬件误差预算;2026年跨平台转移时,误差传播与尾部样本仍用同一单位、版本与失败阈值。近似计算若不能跨版本复现,只保留为局部配置案例;最坏样本质量损失必须公开原始计数。〔机构接口〕对近似计算Approximate Computing而言,真正需要登记的不是又一个平均分,而是由“决定本项协同设计结果能否成立的只有允许受控误差交换能耗和吞吐”推出的每一步中介、责任人和可撤回条件,〔机构接口〕缺少任何一环,都不能把相关性写成机制。

位置S——把可证伪的系统净性能视为决定性资源 单因决定本项协同设计结果能否成立的只有允许受控误差交换能耗和吞吐 预设〔04 测量不改变被测对象〕应用容错能否安全转换为硬件误差预算 量纲以“允许受控误差交换能耗和吞吐”为主读数,并列样本、误差、周期和对照/近似计算Approximate Computing全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:误差会跨流水线累积并伤害少数样本,平均质量不能代替最坏情况责任;平均误差越小,少数安全关键样本的责任反而越容易被遮蔽 自曝机构接口独立核验:近似计算的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在机构接口 空栏尚缺近似计算在独立场景的长周期阴性结果 异名AI系统与基础设施称“机器学习技术债:模型代码只是生产系统的一小块”;见第536号第七条“机器学习技术债:模型代码只是生产系统的一小块”

辛、Eyeriss数据流Eyeriss DNN Accelerator

提出Chen et al., IEEE Journal of Solid-State Circuits 52, 127–138 (2017), doi:10.1109/JSSC.2016.2616357 争议Sze et al., Efficient Processing of Deep Neural Networks: A Tutorial and Survey, Proceedings of the IEEE 105, 2295–2329 (2017).。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键行驻留数据流压低存储访问

Chen et al., IEEE Journal of Solid-State Circuits 52, 127–138 (2017), doi:10.1109/JSSC.2016.2616357使Eyeriss数据流从局部演示转为可审计命题,核心观察是Eyeriss把卷积映射到处理阵列并复用多类数据,证明访存能耗可主导神经网络加速器。2026年证据包把行驻留数据流压低存储访问与层形状、稀疏度与缓冲溢出分别编号,并保留旧架构对照。〔资源预算〕机构采用Eyeriss数据流Eyeriss DNN Accelerator之前还应公布否决门槛:一旦“⇄系统核算后方向反转:层形状和稀疏模式改变复用收益,单一卷积基准不能代表整网,乘加阵列越密,层形状失配造成的空转反而越显著”出现,就暂停扩张并回到“行驻留数据流压低存储访问”的原始记录复核,该门槛必须早于部署决定写入方案。

这里拒绝多因叙述,决定结果能否成立的只有行驻留数据流压低存储访问。2026年按存储能量边界固定芯片、软件和能耗后做删除检验;若方向未变便退稿。片外DRAM访问能量须给95%区间。

提出证据见Chen et al., IEEE Journal of Solid-State Circuits 52, 127–138 (2017), doi:10.1109/JSSC.2016.2616357,最强争议是“减少数据移动是否比增加乘加单元更决定能效”,延续状态为“空间加速器继续围绕权重、激活和部分和复用设计”。Eyeriss数据流交付3批层形状、稀疏度与缓冲溢出数据、95%区间、5%尾部和run ID,异常逐例保留。〔资源预算〕落到复现实务,可为Eyeriss数据流Eyeriss DNN Accelerator建立版本化对象表:输入、基线、资源预算、异常运行和人工接管分别留痕,并用“以“行驻留数据流压低存储访问”为主读数,并列样本、误差、周期和对照”统一结算,避免换口径后仍宣称性能提高。

Eyeriss数据流不能越过层形状和稀疏模式改变复用收益,单一卷积基准不能代表整网。2026年把层形状、稀疏度与缓冲溢出扫过全量程时,乘加阵列越密,层形状失配造成的空转反而越显著;方向一旦翻转,平均性能再高也不抵销。

验收表首先读取“行驻留数据流压低存储访问”,随后核对层形状、稀疏度与缓冲溢出。持续24h日志含片外DRAM访问能量、版次、接管和修复;95%成功与5%失败同时发布,缺口写成“尚缺Eyeriss数据流在独立场景的长周期阴性结果”。〔资源预算〕本条的边界案例应从“尚缺Eyeriss数据流在独立场景的长周期阴性结果”中抽样,而不是只从最容易成功的中心案例抽样,这样才能判断“⇄系统核算后方向反转:层形状和稀疏模式改变复用收益,单一卷积基准不能代表整网,乘加阵列越密,层形状失配造成的空转反而越显著”究竟是偶发噪声,还是足以改变结论方向的系统反例。

跨域异名为AI系统与基础设施称“ML Test Score与TFX:生产准备度成为28项可执行测试”;见第536号第八条“ML Test Score与TFX:生产准备度成为28项可执行测试”,不是宽泛类比。它检验〔04 测量不改变被测对象〕减少数据移动是否比增加乘加单元更决定能效;2026年由独立团队复跑原始计数器时,层形状、稀疏度与缓冲溢出的单位、阈值和停止规则保持不变。

位置D——把ISA、编译器、微结构、封装与软件串成闭环 单因决定本项协同设计结果能否成立的只有行驻留数据流压低存储访问 预设〔04 测量不改变被测对象〕减少数据移动是否比增加乘加单元更决定能效 量纲以“行驻留数据流压低存储访问”为主读数,并列样本、误差、周期和对照/Eyeriss数据流Eyeriss DNN Accelerator全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:层形状和稀疏模式改变复用收益,单一卷积基准不能代表整网;乘加阵列越密,层形状失配造成的空转反而越显著 自曝资源预算独立核验:Eyeriss数据流的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在资源预算 空栏尚缺Eyeriss数据流在独立场景的长周期阴性结果 异名AI系统与基础设施称“ML Test Score与TFX:生产准备度成为28项可执行测试”;见第536号第八条“ML Test Score与TFX:生产准备度成为28项可执行测试”
【第二幕】这十年 · 约 2016–2026

第二幕转向规模、闭环与责任。最新纪录只有在失败和资源进入分母后,才足以支持“协同设计的单因是跨层暴露并消除真实工作负载的主瓶颈,而不是某一层峰值算力增加”。

一、SCNN稀疏加速SCNN

提出Parashar et al., ISCA 2017, 27–40, doi:10.1145/3079856.3080254 争议Naffziger et al., ISCA 2021, 57–70, doi:10.1109/ISCA52012.2021.00014。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键只对非零权重与激活做乘加

Parashar et al., ISCA 2017, 27–40, doi:10.1145/3079856.3080254把SCNN稀疏加速钉在可复算节点:SCNN用压缩数据流避开大量零值运算,展示算法稀疏可直接转成硬件效率。只对非零权重与激活做乘加须与索引开销、负载均衡与密度拐点分账;〔外部复算〕2026年复核保留旧硬件、软件版本与失败运行。

SCNN稀疏加速只锁定一个原因:只对非零权重与激活做乘加。〔外部复算〕2026年冻结工作负载和总功耗,移除机制而方向仍在便撤回,索引开销、负载均衡与密度拐点不得由峰值代偿。非零乘加有效占比以95%区间裁决。〔外部复算〕面向下一轮材料,计算机工程与软硬件协同设计应优先补齐“尚缺SCNN稀疏加速在独立场景的长周期阴性结果”的原始记录,并把“⇄系统核算后方向反转:不规则索引、负载失衡和小批量会吞噬理论节省,稀疏率不是充分量纲,标称稀疏率越高,索引和负载失衡的相对成本反而越大”作为预注册反例,这两项同时公开,才能区分暂时缺证与真正失效。

提出卷页由Parashar et al., ISCA 2017, 27–40, doi:10.1145/3079856.3080254锁定,反方命题是“压缩稀疏表示的索引成本能否小于跳零收益”,截至2025年的延续为“结构化稀疏和动态稀疏硬件继续分化”。SCNN稀疏加速复算给3套配置、95%区间、5%尾部和run ID,索引开销、负载均衡与密度拐点失败样本不清洗。

SCNN稀疏加速的硬边界是不规则索引、负载失衡和小批量会吞噬理论节省,稀疏率不是充分量纲。2026年把索引开销、负载均衡与密度拐点推至规格外;标称稀疏率越高,索引和负载失衡的相对成本反而越大,因此平均基准不能冲销反号结果。〔外部复算〕把SCNN稀疏加速SCNN与相邻路线比较时,统一分母至少应包含成功、失败、弃权和未覆盖对象四类,只有“以“只对非零权重与激活做乘加”为主读数,并列样本、误差、周期和对照”在这些类别上都可回查,跨研究比较才有意义。

〔外部复算〕工程验收以“只对非零权重与激活做乘加”为主读数,连续24h记录非零乘加有效占比、工具链、固件、人工接管与恢复。索引开销、负载均衡与密度拐点未测即保留“尚缺SCNN稀疏加速在独立场景的长周期阴性结果”,95%成功不能删除5%失败谱。

SCNN稀疏加速跨域登记为AI系统与基础设施称“Ray:任务与Actor统一动态AI应用”;见第536号第九条“Ray:任务与Actor统一动态AI应用”。〔外部复算〕它共享〔04 测量不改变被测对象〕压缩稀疏表示的索引成本能否小于跳零收益,2026年送往第二平台时,索引开销、负载均衡与密度拐点的对象、量纲与停止阈值均不得改名。〔外部复算〕这也给出一项不依赖宣传口径的核验:独立团队只拿到冻结版本与“决定本项协同设计结果能否成立的只有只对非零权重与激活做乘加”的操作定义,仍能复算“以“只对非零权重与激活做乘加”为主读数,并列样本、误差、周期和对照”,否则所谓转向可能只是数据管线或命名变化。

位置E——把工作负载漂移、供应链、安全与维护纳入环境 单因决定本项协同设计结果能否成立的只有只对非零权重与激活做乘加 预设〔04 测量不改变被测对象〕压缩稀疏表示的索引成本能否小于跳零收益 量纲以“只对非零权重与激活做乘加”为主读数,并列样本、误差、周期和对照/SCNN稀疏加速SCNN全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:不规则索引、负载失衡和小批量会吞噬理论节省,稀疏率不是充分量纲;标称稀疏率越高,索引和负载失衡的相对成本反而越大 自曝外部复算独立核验:SCNN稀疏加速的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在外部复算 空栏尚缺SCNN稀疏加速在独立场景的长周期阴性结果 异名AI系统与基础设施称“Ray:任务与Actor统一动态AI应用”;见第536号第九条“Ray:任务与Actor统一动态AI应用”

二、TPU领域专用架构Tensor Processing Unit

提出Jouppi et al., ISCA 2017, 1–12, doi:10.1145/3079856.3080246 争议Sze et al., Efficient Processing of Deep Neural Networks: A Tutorial and Survey, Proceedings of the IEEE 105, 2295–2329 (2017).。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键脉动阵列围绕张量运算重排数据

TPU领域专用架构由Jouppi et al., ISCA 2017, 1–12, doi:10.1145/3079856.3080246固定为历史节点,新意是首代TPU针对数据中心推理,以大矩阵单元和片上存储获得显著性能功耗收益。2026年重读时把脉动阵列围绕张量运算重排数据、脉动阵列利用率与模型换代和软件栈并列,避免把单机纪录误作系统能力。〔反号压力〕可执行的压力测试是预先固定样本单位、时间窗口和排除规则,再针对“⇄系统核算后方向反转:结果依赖谷歌模型与部署栈,硬件固定功能可能在算子变化后形成利用率债务,专用峰值越高,模型换代后的利用率债务反而越重”做至少两轮外部复算,若方向翻转,TPU领域专用架构Tensor Processing Unit的结论必须随之收窄。

可消融的唯一单因是脉动阵列围绕张量运算重排数据:2026年维持芯片、编译器与预算不变,仅撤去该机制;若读数仍同向,本条失败。脉动阵列空槽比例以95%区间登记。

Jouppi et al., ISCA 2017, 1–12, doi:10.1145/3079856.3080246给出起点,争议由“生产工作负载优势是否可迁移到模型快速演化之后”承担,最新状态是“TPU世代扩展到训练、稀疏和大型互连”。证据表列3组脉动阵列利用率与模型换代配置、95%置信区间、5%尾部和run ID,阴性运行全部进入分母。

边界判据写作结果依赖谷歌模型与部署栈,硬件固定功能可能在算子变化后形成利用率债务。当2026年测试越过脉动阵列利用率与模型换代,专用峰值越高,模型换代后的利用率债务反而越重;方向翻转须先于均值进入结论。

“脉动阵列围绕张量运算重排数据”承担采购读数,另开脉动阵列利用率与模型换代账。系统跑满24h后保留脉动阵列空槽比例、版本、维修与中止原因;〔反号压力〕余下5%失败及“尚缺TPU领域专用架构在独立场景的长周期阴性结果”仍入正文。〔反号压力〕在计算机工程与软硬件协同设计的这一对象上,复核应把“以“脉动阵列围绕张量运算重排数据”为主读数,并列样本、误差、周期和对照”拆成同一分母下的主结果与失败谱,“尚缺TPU领域专用架构在独立场景的长周期阴性结果”要单列编码,不能在汇总时并入其他项。

TPU领域专用架构的异名接口采用AI系统与基础设施称“MLPerf:训练与推理性能获得同分母裁判”;见第536号第十条“MLPerf:训练与推理性能获得同分母裁判”。共同预设是〔13 时间尺度可自由压缩〕生产工作负载优势是否可迁移到模型快速演化之后;第二团队在2026年重放原始计数器时,不得以同向代理替换脉动阵列利用率与模型换代。TPU领域专用架构若不能跨版本复现,只保留为局部配置案例;脉动阵列空槽比例必须公开原始计数。

位置S——把可证伪的系统净性能视为决定性资源 单因决定本项协同设计结果能否成立的只有脉动阵列围绕张量运算重排数据 预设〔13 时间尺度可自由压缩〕生产工作负载优势是否可迁移到模型快速演化之后 量纲以“脉动阵列围绕张量运算重排数据”为主读数,并列样本、误差、周期和对照/TPU领域专用架构Tensor Processing Unit全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:结果依赖谷歌模型与部署栈,硬件固定功能可能在算子变化后形成利用率债务;专用峰值越高,模型换代后的利用率债务反而越重 自曝反号压力独立核验:TPU领域专用架构的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在反号压力 空栏尚缺TPU领域专用架构在独立场景的长周期阴性结果 异名AI系统与基础设施称“MLPerf:训练与推理性能获得同分母裁判”;见第536号第十条“MLPerf:训练与推理性能获得同分母裁判”

三、领域专用黄金时代Domain-Specific Architectures

提出Hennessy & Patterson, Communications of the ACM 62, 48–60 (2019), doi:10.1145/3282307 争议Hennessy & Patterson, A New Golden Age for Computer Architecture, Communications of the ACM 62, 48–60 (2019).。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键摩尔定律放缓后跨层定制重新主导

在Hennessy & Patterson, Communications of the ACM 62, 48–60 (2019), doi:10.1145/3282307之前,领域专用黄金时代缺少把局部优化变成系统判断的支点;节点价值在于图灵奖演讲把领域专用架构、开源指令和敏捷硬件列为新黄金时代支柱。2026年评价摩尔定律放缓后跨层定制重新主导时,同时冻结流片摊销与软件寿命和对照。

因果账只许留下摩尔定律放缓后跨层定制重新主导这一项。2026年用相同工作负载做移除实验,机制消失而优势不变即否证;流片摊销与软件寿命只界定失效域。首片成本回收周期报告95%区间。〔责任链〕落到复现实务,可为领域专用黄金时代Domain-Specific Architectures建立版本化对象表:输入、基线、资源预算、异常运行和人工接管分别留痕,并用“以“摩尔定律放缓后跨层定制重新主导”为主读数,并列样本、误差、周期和对照”统一结算,避免换口径后仍宣称性能提高。

来源链依次是Hennessy & Patterson, Communications of the ACM 62, 48–60 (2019), doi:10.1145/3282307、“专用化收益能否抵消软件、验证和市场碎片化”和“芯粒与可生成加速器成为控制专用化成本的路线”。原始表公开3档配置、95%区间、5%失败谱及run ID;流片摊销与软件寿命导致的中止按失败计入分母。

没有足够稳定工作负载和工具链,专用芯片可能在摊销前过时构成领域专用黄金时代的停止线。到2026年,流片摊销与软件寿命一旦主导,定制越深入,验证与流片摊销尚未完成就过时的风险反而越大,峰值吞吐便不能代表净效用。〔责任链〕本条的边界案例应从“尚缺领域专用黄金时代在独立场景的长周期阴性结果”中抽样,而不是只从最容易成功的中心案例抽样,这样才能判断“⇄系统核算后方向反转:没有足够稳定工作负载和工具链,专用芯片可能在摊销前过时,定制越深入,验证与流片摊销尚未完成就过时的风险反而越大”究竟是偶发噪声,还是足以改变结论方向的系统反例。

部署账把“摩尔定律放缓后跨层定制重新主导”设为主量纲,每24h记录首片成本回收周期、编译器、固件、漂移与恢复。流片摊销与软件寿命无数据就写“尚缺领域专用黄金时代在独立场景的长周期阴性结果”;95%可用也不遮蔽5%反号。

与相邻领域的精确链接是AI系统与基础设施称“Horovod:Ring AllReduce把数据并行变成一行代码”;见第536号第十一条“Horovod:Ring AllReduce把数据并行变成一行代码”。双方共享〔13 时间尺度可自由压缩〕专用化收益能否抵消软件、验证和市场碎片化;2026年跨平台转移时,流片摊销与软件寿命仍用同一单位、版本与失败阈值。〔责任链〕对领域专用黄金时代Domain-Specific Architectures而言,真正需要登记的不是又一个平均分,而是由“决定本项协同设计结果能否成立的只有摩尔定律放缓后跨层定制重新主导”推出的每一步中介、责任人和可撤回条件,〔责任链〕缺少任何一环,都不能把相关性写成机制。

位置D——把ISA、编译器、微结构、封装与软件串成闭环 单因决定本项协同设计结果能否成立的只有摩尔定律放缓后跨层定制重新主导 预设〔13 时间尺度可自由压缩〕专用化收益能否抵消软件、验证和市场碎片化 量纲以“摩尔定律放缓后跨层定制重新主导”为主读数,并列样本、误差、周期和对照/领域专用黄金时代Domain-Specific Architectures全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:没有足够稳定工作负载和工具链,专用芯片可能在摊销前过时;定制越深入,验证与流片摊销尚未完成就过时的风险反而越大 自曝责任链独立核验:领域专用黄金时代的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在责任链 空栏尚缺领域专用黄金时代在独立场景的长周期阴性结果 异名AI系统与基础设施称“Horovod:Ring AllReduce把数据并行变成一行代码”;见第536号第十一条“Horovod:Ring AllReduce把数据并行变成一行代码”

四、TVM张量编译TVM

提出Chen et al., OSDI 2018, 578–594 争议CXL Consortium, CXL 1.0 Specification (2019) and later revisions。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键把算子语义与硬件调度搜索分离

Chen et al., OSDI 2018, 578–594使TVM张量编译从局部演示转为可审计命题,核心观察是TVM用张量表达、调度和成本模型自动生成多后端内核,降低手写优化依赖。2026年证据包把把算子语义与硬件调度搜索分离与调优预算、噪声与编译器版本分别编号,并保留旧架构对照。〔排除规则〕机构采用TVM张量编译TVM之前还应公布否决门槛:一旦“⇄系统核算后方向反转:搜索预算、基准噪声和算子融合规则会使结果难复现,编译时间也是系统成本,搜索空间越广,调优预算和测量噪声造成的偶然最”出现,就暂停扩张并回到“把算子语义与硬件调度搜索分离”的原始记录复核,该门槛必须早于部署决定写入方案。

这里拒绝多因叙述,决定结果能否成立的只有把算子语义与硬件调度搜索分离。2026年按编译搜索边界固定芯片、软件和能耗后做删除检验;若方向未变便退稿。autotune重跑方差须给95%区间。

提出证据见Chen et al., OSDI 2018, 578–594,最强争议是“自动调优能否跨硬件找到稳定而非偶然最优”,延续状态为“MLIR、XLA和厂商编译器继续发展多层表示”。TVM张量编译交付3批调优预算、噪声与编译器版本数据、95%区间、5%尾部和run ID,异常逐例保留。〔排除规则〕把TVM张量编译TVM与相邻路线比较时,统一分母至少应包含成功、失败、弃权和未覆盖对象四类,只有“以“把算子语义与硬件调度搜索分离”为主读数,并列样本、误差、周期和对照”在这些类别上都可回查,跨研究比较才有意义。

TVM张量编译不能越过搜索预算、基准噪声和算子融合规则会使结果难复现,编译时间也是系统成本。2026年把调优预算、噪声与编译器版本扫过全量程时,搜索空间越广,调优预算和测量噪声造成的偶然最优反而越多;方向一旦翻转,平均性能再高也不抵销。

验收表首先读取“把算子语义与硬件调度搜索分离”,随后核对调优预算、噪声与编译器版本。持续24h日志含autotune重跑方差、版次、接管和修复;95%成功与5%失败同时发布,缺口写成“尚缺TVM张量编译在独立场景的长周期阴性结果”。〔排除规则〕这也给出一项不依赖宣传口径的核验:独立团队只拿到冻结版本与“决定本项协同设计结果能否成立的只有把算子语义与硬件调度搜索分离”的操作定义,仍能复算“以“把算子语义与硬件调度搜索分离”为主读数,并列样本、误差、周期和对照”,否则所谓转向可能只是数据管线或命名变化。

跨域异名为AI系统与基础设施称“Mesh-TensorFlow与Megatron:张量维度成为设备网格上的分片语言”;见第536号第十二条“Mesh-TensorFlow与Megatron:张量维度成为设备网格上的分片语言”,不是宽泛类比。它检验〔13 时间尺度可自由压缩〕自动调优能否跨硬件找到稳定而非偶然最优;2026年由独立团队复跑原始计数器时,调优预算、噪声与编译器版本的单位、阈值和停止规则保持不变。

位置E——把工作负载漂移、供应链、安全与维护纳入环境 单因决定本项协同设计结果能否成立的只有把算子语义与硬件调度搜索分离 预设〔13 时间尺度可自由压缩〕自动调优能否跨硬件找到稳定而非偶然最优 量纲以“把算子语义与硬件调度搜索分离”为主读数,并列样本、误差、周期和对照/TVM张量编译TVM全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:搜索预算、基准噪声和算子融合规则会使结果难复现,编译时间也是系统成本;搜索空间越广,调优预算和测量噪声造成的偶然最优反而越多 自曝排除规则独立核验:TVM张量编译的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在排除规则 空栏尚缺TVM张量编译在独立场景的长周期阴性结果 异名AI系统与基础设施称“Mesh-TensorFlow与Megatron:张量维度成为设备网格上的分片语言”;见第536号第十二条“Mesh-TensorFlow与Megatron:张量维度成为设备网格上的分片语言”

五、模拟存内计算Analog In-Memory Computing

提出Ambrogio et al., Nature 558, 60–67 (2018), doi:10.1038/s41586-018-0180-5 争议AMD SEV, Intel TDX and Confidential Computing Consortium specifications, 2016 onward。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键在存储阵列内完成矩阵向量乘

Ambrogio et al., Nature 558, 60–67 (2018), doi:10.1038/s41586-018-0180-5把模拟存内计算钉在可复算节点:相变存储交叉阵列用物理电导并行累加,减少权重往返处理器的数据移动。在存储阵列内完成矩阵向量乘须与ADC/DAC、校准与器件漂移分账;〔基线冻结〕2026年复核保留旧硬件、软件版本与失败运行。

模拟存内计算只锁定一个原因:在存储阵列内完成矩阵向量乘。〔基线冻结〕2026年冻结工作负载和总功耗,移除机制而方向仍在便撤回,ADC/DAC、校准与器件漂移不得由峰值代偿。端到端TOPS/W以95%区间裁决。〔基线冻结〕面向下一轮材料,计算机工程与软硬件协同设计应优先补齐“尚缺模拟存内计算在独立场景的长周期阴性结果”的原始记录,并把“⇄系统核算后方向反转:模数转换、写入漂移和校准在系统级占比很高,阵列TOPS每瓦不是应用能效,阵列TOPS每瓦越高,转换器和持续校准的系”作为预注册反例,这两项同时公开,才能区分暂时缺证与真正失效。

提出卷页由Ambrogio et al., Nature 558, 60–67 (2018), doi:10.1038/s41586-018-0180-5锁定,反方命题是“器件变异与数据转换能否不吃掉阵列级能效”,截至2025年的延续为“存内计算转向端到端精度、校准和混合数字架构”。模拟存内计算复算给3套配置、95%区间、5%尾部和run ID,ADC/DAC、校准与器件漂移失败样本不清洗。

模拟存内计算的硬边界是模数转换、写入漂移和校准在系统级占比很高,阵列TOPS每瓦不是应用能效。2026年把ADC/DAC、校准与器件漂移推至规格外;阵列TOPS每瓦越高,转换器和持续校准的系统占比反而越突出,因此平均基准不能冲销反号结果。〔基线冻结〕在计算机工程与软硬件协同设计的这一对象上,复核应把“以“在存储阵列内完成矩阵向量乘”为主读数,并列样本、误差、周期和对照”拆成同一分母下的主结果与失败谱,“尚缺模拟存内计算在独立场景的长周期阴性结果”要单列编码,不能在汇总时并入其他项。

〔基线冻结〕工程验收以“在存储阵列内完成矩阵向量乘”为主读数,连续24h记录端到端TOPS/W、工具链、固件、人工接管与恢复。ADC/DAC、校准与器件漂移未测即保留“尚缺模拟存内计算在独立场景的长周期阴性结果”,95%成功不能删除5%失败谱。

模拟存内计算跨域登记为AI系统与基础设施称“ZeRO:优化器、梯度与参数不再在每张卡完整复制”;见第536号第十三条“ZeRO:优化器、梯度与参数不再在每张卡完整复制”。〔基线冻结〕它共享〔17 局部最优可加总为整体最优〕器件变异与数据转换能否不吃掉阵列级能效,2026年送往第二平台时,ADC/DAC、校准与器件漂移的对象、量纲与停止阈值均不得改名。〔基线冻结〕可执行的压力测试是预先固定样本单位、时间窗口和排除规则,再针对“⇄系统核算后方向反转:模数转换、写入漂移和校准在系统级占比很高,阵列TOPS每瓦不是应用能效,阵列TOPS每瓦越高,转换器和持续校准的系”做至少两轮外部复算,若方向翻转,模拟存内计算Analog In-Memory Computing的结论必须随之收窄。

位置S——把可证伪的系统净性能视为决定性资源 单因决定本项协同设计结果能否成立的只有在存储阵列内完成矩阵向量乘 预设〔17 局部最优可加总为整体最优〕器件变异与数据转换能否不吃掉阵列级能效 量纲以“在存储阵列内完成矩阵向量乘”为主读数,并列样本、误差、周期和对照/模拟存内计算Analog In-Memory Computing全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:模数转换、写入漂移和校准在系统级占比很高,阵列TOPS每瓦不是应用能效;阵列TOPS每瓦越高,转换器和持续校准的系统占比反而越突出 自曝基线冻结独立核验:模拟存内计算的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在基线冻结 空栏尚缺模拟存内计算在独立场景的长周期阴性结果 异名AI系统与基础设施称“ZeRO:优化器、梯度与参数不再在每张卡完整复制”;见第536号第十三条“ZeRO:优化器、梯度与参数不再在每张卡完整复制”

六、Spectre跨层安全漏洞Spectre

提出Kocher et al., IEEE Symposium on Security and Privacy 2019, 1–19, doi:10.1109/SP.2019.00002 争议CXL Consortium, CXL 1.0 Specification (2019) and later revisions。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键微架构状态泄露越过软件权限

Spectre跨层安全漏洞由Kocher et al., IEEE Symposium on Security and Privacy 2019, 1–19, doi:10.1109/SP.2019.00002固定为历史节点,新意是Spectre证明合法推测执行可通过缓存侧信道泄露被权限保护的数据,打破ISA足够定义安全的预设。2026年重读时把微架构状态泄露越过软件权限、推测变体、微码与性能损失和软件栈并列,避免把单机纪录误作系统能力。〔异常运行〕落到复现实务,可为Spectre跨层安全漏洞Spectre建立版本化对象表:输入、基线、资源预算、异常运行和人工接管分别留痕,并用“以“微架构状态泄露越过软件权限”为主读数,并列样本、误差、周期和对照”统一结算,避免换口径后仍宣称性能提高。

可消融的唯一单因是微架构状态泄露越过软件权限:2026年维持芯片、编译器与预算不变,仅撤去该机制;若读数仍同向,本条失败。Spectre变体残余面以95%区间登记。

Kocher et al., IEEE Symposium on Security and Privacy 2019, 1–19, doi:10.1109/SP.2019.00002给出起点,争议由“性能推测能否与架构隔离同时成立”承担,最新状态是“缓解措施持续在微码、编译器和操作系统间移动”。证据表列3组推测变体、微码与性能损失配置、95%置信区间、5%尾部和run ID,阴性运行全部进入分母。〔异常运行〕证据链还要把Kocher et al., IEEE Symposium on Security and Pr的起点材料与更新文献放在同一比较表里,并逐项报告“微架构状态泄露越过软件权限”在哪些设备、机构或人群中没有出现,而不是只保留成功演示。〔异常运行〕本条的边界案例应从“尚缺Spectre跨层安全漏洞在独立场景的长周期阴性结果”中抽样,而不是只从最容易成功的中心案例抽样,这样才能判断“⇄系统核算后方向反转:修复若只在一层可能被变体绕过,性能代价也会改变原设计优势,推测越激进,跨层缓解与新变体之间的维护债反而越大”究竟是偶发噪声,还是足以改变结论方向的系统反例。

边界判据写作修复若只在一层可能被变体绕过,性能代价也会改变原设计优势。当2026年测试越过推测变体、微码与性能损失,推测越激进,跨层缓解与新变体之间的维护债反而越大;方向翻转须先于均值进入结论。

“微架构状态泄露越过软件权限”承担采购读数,另开推测变体、微码与性能损失账。系统跑满24h后保留Spectre变体残余面、版本、维修与中止原因;〔异常运行〕余下5%失败及“尚缺Spectre跨层安全漏洞在独立场景的长周期阴性结果”仍入正文。〔异常运行〕对Spectre跨层安全漏洞Spectre而言,真正需要登记的不是又一个平均分,而是由“决定本项协同设计结果能否成立的只有微架构状态泄露越过软件权限”推出的每一步中介、责任人和可撤回条件,〔异常运行〕缺少任何一环,都不能把相关性写成机制。

Spectre跨层安全漏洞的异名接口采用AI系统与基础设施称“PipeDream:流水线并行把层、微批与版本调度绑在一起”;见第536号第十四条“PipeDream:流水线并行把层、微批与版本调度绑在一起”。共同预设是〔17 局部最优可加总为整体最优〕性能推测能否与架构隔离同时成立;第二团队在2026年重放原始计数器时,不得以同向代理替换推测变体、微码与性能损失。

位置D——把ISA、编译器、微结构、封装与软件串成闭环 单因决定本项协同设计结果能否成立的只有微架构状态泄露越过软件权限 预设〔17 局部最优可加总为整体最优〕性能推测能否与架构隔离同时成立 量纲以“微架构状态泄露越过软件权限”为主读数,并列样本、误差、周期和对照/Spectre跨层安全漏洞Spectre全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:修复若只在一层可能被变体绕过,性能代价也会改变原设计优势;推测越激进,跨层缓解与新变体之间的维护债反而越大 自曝异常运行独立核验:Spectre跨层安全漏洞的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在异常运行 空栏尚缺Spectre跨层安全漏洞在独立场景的长周期阴性结果 异名AI系统与基础设施称“PipeDream:流水线并行把层、微批与版本调度绑在一起”;见第536号第十四条“PipeDream:流水线并行把层、微批与版本调度绑在一起”

七、高带宽内存High Bandwidth Memory

提出JEDEC JESD235 HBM standards, 2013 onward 争议Ferdman et al., Clearing the Clouds: A Study of Emerging Scale-out Workloads on Modern Hardware, ASPLOS (2012), doi:10.1145/2150976.2150982.。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键硅通孔堆叠扩大每瓦内存带宽

在JEDEC JESD235 HBM standards, 2013 onward之前,高带宽内存缺少把局部优化变成系统判断的支点;节点价值在于HBM将多层DRAM靠近处理器并用宽接口通信,缓解高并行计算的数据供给。2026年评价硅通孔堆叠扩大每瓦内存带宽时,同时冻结堆叠热、良率与供给和对照。

因果账只许留下硅通孔堆叠扩大每瓦内存带宽这一项。2026年用相同工作负载做移除实验,机制消失而优势不变即否证;堆叠热、良率与供给只界定失效域。HBM结温与带宽降额报告95%区间。

来源链依次是JEDEC JESD235 HBM standards, 2013 onward、“堆叠带宽是否受容量、热与封装良率反噬”和“HBM3E与先进封装成为AI系统关键供给约束”。原始表公开3档配置、95%区间、5%失败谱及run ID;堆叠热、良率与供给导致的中止按失败计入分母。

容量价格、热密度和封装瓶颈会让峰值带宽难以持续,供应链也进入架构账构成高带宽内存的停止线。到2026年,堆叠热、良率与供给一旦主导,带宽堆叠越高,结温、封装良率与供应约束反而越集中,峰值吞吐便不能代表净效用。〔人工接管〕本条的边界案例应从“尚缺高带宽内存在独立场景的长周期阴性结果”中抽样,而不是只从最容易成功的中心案例抽样,这样才能判断“⇄系统核算后方向反转:容量价格、热密度和封装瓶颈会让峰值带宽难以持续,供应链也进入架构账,带宽堆叠越高,结温、封装良率与供应约束反而越集”究竟是偶发噪声,还是足以改变结论方向的系统反例。

部署账把“硅通孔堆叠扩大每瓦内存带宽”设为主量纲,每24h记录HBM结温与带宽降额、编译器、固件、漂移与恢复。堆叠热、良率与供给无数据就写“尚缺高带宽内存在独立场景的长周期阴性结果”;95%可用也不遮蔽5%反号。

与相邻领域的精确链接是AI系统与基础设施称“Kubernetes、Kubeflow与KServe:模型服务进入声明式控制面”;见第536号第十五条“Kubernetes、Kubeflow与KServe:模型服务进入声明式控制面”。双方共享〔17 局部最优可加总为整体最优〕堆叠带宽是否受容量、热与封装良率反噬;2026年跨平台转移时,堆叠热、良率与供给仍用同一单位、版本与失败阈值。高带宽内存若不能跨版本复现,只保留为局部配置案例;HBM结温与带宽降额必须公开原始计数。〔人工接管〕机构采用高带宽内存High Bandwidth Memory之前还应公布否决门槛:一旦“⇄系统核算后方向反转:容量价格、热密度和封装瓶颈会让峰值带宽难以持续,供应链也进入架构账,带宽堆叠越高,结温、封装良率与供应约束反而越集”出现,就暂停扩张并回到“硅通孔堆叠扩大每瓦内存带宽”的原始记录复核,该门槛必须早于部署决定写入方案。

位置E——把工作负载漂移、供应链、安全与维护纳入环境 单因决定本项协同设计结果能否成立的只有硅通孔堆叠扩大每瓦内存带宽 预设〔17 局部最优可加总为整体最优〕堆叠带宽是否受容量、热与封装良率反噬 量纲以“硅通孔堆叠扩大每瓦内存带宽”为主读数,并列样本、误差、周期和对照/高带宽内存High Bandwidth Memory全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:容量价格、热密度和封装瓶颈会让峰值带宽难以持续,供应链也进入架构账;带宽堆叠越高,结温、封装良率与供应约束反而越集中 自曝人工接管独立核验:高带宽内存的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在人工接管 空栏尚缺高带宽内存在独立场景的长周期阴性结果 异名AI系统与基础设施称“Kubernetes、Kubeflow与KServe:模型服务进入声明式控制面”;见第536号第十五条“Kubernetes、Kubeflow与KServe:模型服务进入声明式控制面”

八、芯粒模块化Chiplet-Based Systems

提出Naffziger et al., ISCA 2021, 57–70, doi:10.1109/ISCA52012.2021.00014 争议Sze et al., Efficient Processing of Deep Neural Networks: A Tutorial and Survey, Proceedings of the IEEE 105, 2295–2329 (2017).。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键把大单片拆成可组合裸片

Naffziger et al., ISCA 2021, 57–70, doi:10.1109/ISCA52012.2021.00014使芯粒模块化从局部演示转为可审计命题,核心观察是芯粒允许不同工艺节点和功能在同一封装组合,提高复用并避免最大单片良率风险。2026年证据包把把大单片拆成可组合裸片与die-to-die延迟、测试与KGD分别编号,并保留旧架构对照。〔撤回门槛〕面向下一轮材料,计算机工程与软硬件协同设计应优先补齐“尚缺芯粒模块化在独立场景的长周期阴性结果”的原始记录,并把“⇄系统核算后方向反转:裸片测试、协议一致性和热机械耦合会把局部良率优势转成封装复杂度,裸片越模块化,die-to-die协议与KGD管理”作为预注册反例,这两项同时公开,才能区分暂时缺证与真正失效。

这里拒绝多因叙述,决定结果能否成立的只有把大单片拆成可组合裸片。2026年按封装良率边界固定芯片、软件和能耗后做删除检验;若方向未变便退稿。封装已知良品率须给95%区间。

提出证据见Naffziger et al., ISCA 2021, 57–70, doi:10.1109/ISCA52012.2021.00014,最强争议是“模块复用能否抵消互连延迟、封装与已知良品管理”,延续状态为“UCIe推动封装内互连标准化”。芯粒模块化交付3批die-to-die延迟、测试与KGD数据、95%区间、5%尾部和run ID,异常逐例保留。〔撤回门槛〕在计算机工程与软硬件协同设计的这一对象上,复核应把“以“把大单片拆成可组合裸片”为主读数,并列样本、误差、周期和对照”拆成同一分母下的主结果与失败谱,“尚缺芯粒模块化在独立场景的长周期阴性结果”要单列编码,不能在汇总时并入其他项。

芯粒模块化不能越过裸片测试、协议一致性和热机械耦合会把局部良率优势转成封装复杂度。2026年把die-to-die延迟、测试与KGD扫过全量程时,裸片越模块化,die-to-die协议与KGD管理反而越复杂;方向一旦翻转,平均性能再高也不抵销。

验收表首先读取“把大单片拆成可组合裸片”,随后核对die-to-die延迟、测试与KGD。持续24h日志含封装已知良品率、版次、接管和修复;95%成功与5%失败同时发布,缺口写成“尚缺芯粒模块化在独立场景的长周期阴性结果”。〔撤回门槛〕这也给出一项不依赖宣传口径的核验:独立团队只拿到冻结版本与“决定本项协同设计结果能否成立的只有把大单片拆成可组合裸片”的操作定义,仍能复算“以“把大单片拆成可组合裸片”为主读数,并列样本、误差、周期和对照”,否则所谓转向可能只是数据管线或命名变化。

跨域异名为AI系统与基础设施称“vLLM与PagedAttention:KV缓存获得虚拟内存式分页”;见第536号第十六条“vLLM与PagedAttention:KV缓存获得虚拟内存式分页”,不是宽泛类比。它检验〔18 干预不回写到被干预者〕模块复用能否抵消互连延迟、封装与已知良品管理;2026年由独立团队复跑原始计数器时,die-to-die延迟、测试与KGD的单位、阈值和停止规则保持不变。

位置S——把可证伪的系统净性能视为决定性资源 单因决定本项协同设计结果能否成立的只有把大单片拆成可组合裸片 预设〔18 干预不回写到被干预者〕模块复用能否抵消互连延迟、封装与已知良品管理 量纲以“把大单片拆成可组合裸片”为主读数,并列样本、误差、周期和对照/芯粒模块化Chiplet-Based Systems全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:裸片测试、协议一致性和热机械耦合会把局部良率优势转成封装复杂度;裸片越模块化,die-to-die协议与KGD管理反而越复杂 自曝撤回门槛独立核验:芯粒模块化的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在撤回门槛 空栏尚缺芯粒模块化在独立场景的长周期阴性结果 异名AI系统与基础设施称“vLLM与PagedAttention:KV缓存获得虚拟内存式分页”;见第536号第十六条“vLLM与PagedAttention:KV缓存获得虚拟内存式分页”

九、CXL内存语义互连Compute Express Link

提出CXL Consortium, CXL 1.0 Specification (2019) and later revisions 争议Hennessy & Patterson, A New Golden Age for Computer Architecture, Communications of the ACM 62, 48–60 (2019).。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键统一CPU、加速器与扩展内存协议

CXL Consortium, CXL 1.0 Specification (2019) and later revisions把CXL内存语义互连钉在可复算节点:CXL把缓存、内存和I/O语义整合在PCIe物理层上,支持更灵活的内存组合。统一CPU、加速器与扩展内存协议须与CXL延迟、池化与故障隔离分账;〔跨域外推〕2026年复核保留旧硬件、软件版本与失败运行。

CXL内存语义互连只锁定一个原因:统一CPU、加速器与扩展内存协议。〔跨域外推〕2026年冻结工作负载和总功耗,移除机制而方向仍在便撤回,CXL延迟、池化与故障隔离不得由峰值代偿。远端内存P99延迟以95%区间裁决。〔跨域外推〕证据链还要把CXL Consortium, CXL 1.0 Specification (2019) and的起点材料与更新文献放在同一比较表里,并逐项报告“统一CPU、加速器与扩展内存协议”在哪些设备、机构或人群中没有出现,而不是只保留成功演示。

提出卷页由CXL Consortium, CXL 1.0 Specification (2019) and later revisions锁定,反方命题是“缓存一致性共享能否在延迟、隔离与故障域扩大后保持”,截至2025年的延续为“2025年CXL 4.0把链路速率从64GT/s提高到128GT/s”。CXL内存语义互连复算给3套配置、95%区间、5%尾部和run ID,CXL延迟、池化与故障隔离失败样本不清洗。

CXL内存语义互连的硬边界是协议层统一不消除非一致延迟和多租户安全,池化容量不等于本地内存性能。2026年把CXL延迟、池化与故障隔离推至规格外;池化容量越大,P99访问和故障域扩张的代价反而越高,因此平均基准不能冲销反号结果。〔跨域外推〕对CXL内存语义互连Compute Express Link而言,真正需要登记的不是又一个平均分,而是由“决定本项协同设计结果能否成立的只有统一CPU、加速器与扩展内存协议”推出的每一步中介、责任人和可撤回条件,〔跨域外推〕缺少任何一环,都不能把相关性写成机制。

〔跨域外推〕工程验收以“统一CPU、加速器与扩展内存协议”为主读数,连续24h记录远端内存P99延迟、工具链、固件、人工接管与恢复。CXL延迟、池化与故障隔离未测即保留“尚缺CXL内存语义互连在独立场景的长周期阴性结果”,95%成功不能删除5%失败谱。

CXL内存语义互连跨域登记为AI系统与基础设施称“DistServe:预填充与解码被拆到不同GPU池”;见第536号第十七条“DistServe:预填充与解码被拆到不同GPU池”。〔跨域外推〕它共享〔18 干预不回写到被干预者〕缓存一致性共享能否在延迟、隔离与故障域扩大后保持,2026年送往第二平台时,CXL延迟、池化与故障隔离的对象、量纲与停止阈值均不得改名。〔跨域外推〕可执行的压力测试是预先固定样本单位、时间窗口和排除规则,再针对“⇄系统核算后方向反转:协议层统一不消除非一致延迟和多租户安全,池化容量不等于本地内存性能,池化容量越大,P99访问和故障域扩张的代价反而”做至少两轮外部复算,若方向翻转,CXL内存语义互连Compute Express Link的结论必须随之收窄。〔跨域外推〕落到复现实务,可为CXL内存语义互连Compute Express Link建立版本化对象表:输入、基线、资源预算、异常运行和人工接管分别留痕,并用“以“统一CPU、加速器与扩展内存协议”为主读数,并列样本、误差、周期和对照”统一结算,避免换口径后仍宣称性能提高。

位置D——把ISA、编译器、微结构、封装与软件串成闭环 单因决定本项协同设计结果能否成立的只有统一CPU、加速器与扩展内存协议 预设〔18 干预不回写到被干预者〕缓存一致性共享能否在延迟、隔离与故障域扩大后保持 量纲以“统一CPU、加速器与扩展内存协议”为主读数,并列样本、误差、周期和对照/CXL内存语义互连Compute Express Link全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:协议层统一不消除非一致延迟和多租户安全,池化容量不等于本地内存性能;池化容量越大,P99访问和故障域扩张的代价反而越高 自曝跨域外推独立核验:CXL内存语义互连的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在跨域外推 空栏尚缺CXL内存语义互连在独立场景的长周期阴性结果 异名AI系统与基础设施称“DistServe:预填充与解码被拆到不同GPU池”;见第536号第十七条“DistServe:预填充与解码被拆到不同GPU池”

十、机密计算Confidential Computing

提出AMD SEV, Intel TDX and Confidential Computing Consortium specifications, 2016 onward 争议CXL Consortium, CXL 1.0 Specification (2019) and later revisions。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键硬件隔离运行中数据免受宿主读取

机密计算由AMD SEV, Intel TDX and Confidential Computing Consortium specifications, 2016 onward固定为历史节点,新意是内存加密和受保护虚拟机把信任边界从整个云管理栈缩到硬件与小型固件。2026年重读时把硬件隔离运行中数据免受宿主读取、侧信道、证明服务与固件和软件栈并列,避免把单机纪录误作系统能力。〔盲法复核〕落到复现实务,可为机密计算Confidential Computing建立版本化对象表:输入、基线、资源预算、异常运行和人工接管分别留痕,并用“以“硬件隔离运行中数据免受宿主读取”为主读数,并列样本、误差、周期和对照”统一结算,避免换口径后仍宣称性能提高。

可消融的唯一单因是硬件隔离运行中数据免受宿主读取:2026年维持芯片、编译器与预算不变,仅撤去该机制;若读数仍同向,本条失败。attestation失败率以95%区间登记。

AMD SEV, Intel TDX and Confidential Computing Consortium specifications, 2016 onward给出起点,争议由“可信执行环境能否抵抗侧信道与供应链固件漏洞”承担,最新状态是“云端机密虚拟机进入证明、密钥管理与加速器保护”。证据表列3组侧信道、证明服务与固件配置、95%置信区间、5%尾部和run ID,阴性运行全部进入分母。〔盲法复核〕本条的边界案例应从“尚缺机密计算在独立场景的长周期阴性结果”中抽样,而不是只从最容易成功的中心案例抽样,这样才能判断“⇄系统核算后方向反转:侧信道、回滚和证明服务仍可能泄露,保密不自动提供完整性与可用性,隔离边界越硬,证明链和侧信道的剩余可信面反而越不能”究竟是偶发噪声,还是足以改变结论方向的系统反例。

边界判据写作侧信道、回滚和证明服务仍可能泄露,保密不自动提供完整性与可用性。当2026年测试越过侧信道、证明服务与固件,隔离边界越硬,证明链和侧信道的剩余可信面反而越不能省略;方向翻转须先于均值进入结论。

“硬件隔离运行中数据免受宿主读取”承担采购读数,另开侧信道、证明服务与固件账。系统跑满24h后保留attestation失败率、版本、维修与中止原因;〔盲法复核〕余下5%失败及“尚缺机密计算在独立场景的长周期阴性结果”仍入正文。〔盲法复核〕机构采用机密计算Confidential Computing之前还应公布否决门槛:一旦“⇄系统核算后方向反转:侧信道、回滚和证明服务仍可能泄露,保密不自动提供完整性与可用性,隔离边界越硬,证明链和侧信道的剩余可信面反而越不能”出现,就暂停扩张并回到“硬件隔离运行中数据免受宿主读取”的原始记录复核,该门槛必须早于部署决定写入方案。

机密计算的异名接口采用AI系统与基础设施称“Parrot:LLM应用图开始跨请求共享语义与中间状态”;见第536号第十八条“Parrot:LLM应用图开始跨请求共享语义与中间状态”。共同预设是〔18 干预不回写到被干预者〕可信执行环境能否抵抗侧信道与供应链固件漏洞;第二团队在2026年重放原始计数器时,不得以同向代理替换侧信道、证明服务与固件。

位置E——把工作负载漂移、供应链、安全与维护纳入环境 单因决定本项协同设计结果能否成立的只有硬件隔离运行中数据免受宿主读取 预设〔18 干预不回写到被干预者〕可信执行环境能否抵抗侧信道与供应链固件漏洞 量纲以“硬件隔离运行中数据免受宿主读取”为主读数,并列样本、误差、周期和对照/机密计算Confidential Computing全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:侧信道、回滚和证明服务仍可能泄露,保密不自动提供完整性与可用性;隔离边界越硬,证明链和侧信道的剩余可信面反而越不能省略 自曝盲法复核独立核验:机密计算的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在盲法复核 空栏尚缺机密计算在独立场景的长周期阴性结果 异名AI系统与基础设施称“Parrot:LLM应用图开始跨请求共享语义与中间状态”;见第536号第十八条“Parrot:LLM应用图开始跨请求共享语义与中间状态”

十一、Chipyard敏捷协同设计Chipyard

提出Amid et al., IEEE Micro 40, 10–21 (2020), doi:10.1109/MM.2020.2996616 争议AMD SEV, Intel TDX and Confidential Computing Consortium specifications, 2016 onward。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键从参数化RTL到软件栈共生成

在Amid et al., IEEE Micro 40, 10–21 (2020), doi:10.1109/MM.2020.2996616之前,Chipyard敏捷协同设计缺少把局部优化变成系统判断的支点;节点价值在于Chipyard组合Rocket、BOOM、加速器和外围,让研究者在统一环境评估软硬件变化。2026年评价从参数化RTL到软件栈共生成时,同时冻结生成器版本、物理收敛与验证覆盖和对照。

因果账只许留下从参数化RTL到软件栈共生成这一项。2026年用相同工作负载做移除实验,机制消失而优势不变即否证;生成器版本、物理收敛与验证覆盖只界定失效域。RTL到GDS复现率报告95%区间。〔结果分母〕把Chipyard敏捷协同设计Chipyard与相邻路线比较时,统一分母至少应包含成功、失败、弃权和未覆盖对象四类,只有“以“从参数化RTL到软件栈共生成”为主读数,并列样本、误差、周期和对照”在这些类别上都可回查,跨研究比较才有意义。

来源链依次是Amid et al., IEEE Micro 40, 10–21 (2020), doi:10.1109/MM.2020.2996616、“生成器生态能否让学术原型达到可验证硅实现”和“开源SoC生成、仿真和FPGA原型继续形成共同平台”。原始表公开3档配置、95%区间、5%失败谱及run ID;生成器版本、物理收敛与验证覆盖导致的中止按失败计入分母。

组件版本、物理实现和验证覆盖决定可复现性,生成成功不等于芯片正确构成Chipyard敏捷协同设计的停止线。到2026年,生成器版本、物理收敛与验证覆盖一旦主导,生成器越自动,版本漂移和物理实现差异反而越需完整验证,峰值吞吐便不能代表净效用。〔结果分母〕这也给出一项不依赖宣传口径的核验:独立团队只拿到冻结版本与“决定本项协同设计结果能否成立的只有从参数化RTL到软件栈共生成”的操作定义,仍能复算“以“从参数化RTL到软件栈共生成”为主读数,并列样本、误差、周期和对照”,否则所谓转向可能只是数据管线或命名变化。

部署账把“从参数化RTL到软件栈共生成”设为主量纲,每24h记录RTL到GDS复现率、编译器、固件、漂移与恢复。生成器版本、物理收敛与验证覆盖无数据就写“尚缺Chipyard敏捷协同设计在独立场景的长周期阴性结果”;95%可用也不遮蔽5%反号。

与相邻领域的精确链接是AI系统与基础设施称“BlitzScale:大模型自动伸缩必须移动活模型而非等待冷启动”;见第536号第十九条“BlitzScale:大模型自动伸缩必须移动活模型而非等待冷启动”。双方共享〔19 代理指标不回写〕生成器生态能否让学术原型达到可验证硅实现;2026年跨平台转移时,生成器版本、物理收敛与验证覆盖仍用同一单位、版本与失败阈值。〔结果分母〕面向下一轮材料,计算机工程与软硬件协同设计应优先补齐“尚缺Chipyard敏捷协同设计在独立场景的长周期阴性结果”的原始记录,并把“⇄系统核算后方向反转:组件版本、物理实现和验证覆盖决定可复现性,生成成功不等于芯片正确,生成器越自动,版本漂移和物理实现差异反而越需完整”作为预注册反例,这两项同时公开,才能区分暂时缺证与真正失效。

位置D——把ISA、编译器、微结构、封装与软件串成闭环 单因决定本项协同设计结果能否成立的只有从参数化RTL到软件栈共生成 预设〔19 代理指标不回写〕生成器生态能否让学术原型达到可验证硅实现 量纲以“从参数化RTL到软件栈共生成”为主读数,并列样本、误差、周期和对照/Chipyard敏捷协同设计Chipyard全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:组件版本、物理实现和验证覆盖决定可复现性,生成成功不等于芯片正确;生成器越自动,版本漂移和物理实现差异反而越需完整验证 自曝结果分母独立核验:Chipyard敏捷协同设计的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在结果分母 空栏尚缺Chipyard敏捷协同设计在独立场景的长周期阴性结果 异名AI系统与基础设施称“BlitzScale:大模型自动伸缩必须移动活模型而非等待冷启动”;见第536号第十九条“BlitzScale:大模型自动伸缩必须移动活模型而非等待冷启动”

十二、Gemmini可生成矩阵加速器Gemmini

提出Genc et al., DAC 2021, 489–494, doi:10.1109/DAC18074.2021.9586216 争议Waterman et al., EECS Department, UC Berkeley, Technical Report UCB/EECS-2014-54。 最新(2025年文献)CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.。 关键可配置数据流和存储层次贯通软件

Genc et al., DAC 2021, 489–494, doi:10.1109/DAC18074.2021.9586216使Gemmini可生成矩阵加速器从局部演示转为可审计命题,核心观察是Gemmini把矩阵阵列、片上存储、指令和软件接口参数化,支持从工作负载回推硬件。2026年证据包把可配置数据流和存储层次贯通软件与RTL搜索、布线与时序收敛分别编号,并保留旧架构对照。〔未覆盖项〕证据链还要把Genc et al., DAC 2021, 489–494, doi:10.1109/DAC1的起点材料与更新文献放在同一比较表里,并逐项报告“可配置数据流和存储层次贯通软件”在哪些设备、机构或人群中没有出现,而不是只保留成功演示。

这里拒绝多因叙述,决定结果能否成立的只有可配置数据流和存储层次贯通软件。2026年按数据流调度边界固定芯片、软件和能耗后做删除检验;若方向未变便退稿。布线后Pareto位移须给95%区间。

提出证据见Genc et al., DAC 2021, 489–494, doi:10.1109/DAC18074.2021.9586216,最强争议是“参数化加速器能否在不同模型与工艺保持帕累托优势”,延续状态为“开源加速器与编译器共同成为协同设计试验床”。Gemmini可生成矩阵加速器交付3批RTL搜索、布线与时序收敛数据、95%区间、5%尾部和run ID,异常逐例保留。〔未覆盖项〕在计算机工程与软硬件协同设计的这一对象上,复核应把“以“可配置数据流和存储层次贯通软件”为主读数,并列样本、误差、周期和对照”拆成同一分母下的主结果与失败谱,“尚缺Gemmini可生成矩阵加速器在独立场景的长周期阴性结果”要单列编码,不能在汇总时并入其他项。

Gemmini可生成矩阵加速器不能越过搜索空间巨大且物理实现反馈昂贵,RTL层最优配置可能在布线后反号。2026年把RTL搜索、布线与时序收敛扫过全量程时,RTL参数越多,布线后的Pareto排序反而越可能重排;方向一旦翻转,平均性能再高也不抵销。

验收表首先读取“可配置数据流和存储层次贯通软件”,随后核对RTL搜索、布线与时序收敛。持续24h日志含布线后Pareto位移、版次、接管和修复;95%成功与5%失败同时发布,缺口写成“尚缺Gemmini可生成矩阵加速器在独立场景的长周期阴性结果”。〔未覆盖项〕可执行的压力测试是预先固定样本单位、时间窗口和排除规则,再针对“⇄系统核算后方向反转:搜索空间巨大且物理实现反馈昂贵,RTL层最优配置可能在布线后反号,RTL参数越多,布线后的Pareto排序反而越可”做至少两轮外部复算,若方向翻转,Gemmini可生成矩阵加速器Gemmini的结论必须随之收窄。

跨域异名为AI系统与基础设施称“SYMPHONY:会话KV从GPU计算中解耦为独立记忆层”;见第536号第二十条“SYMPHONY:会话KV从GPU计算中解耦为独立记忆层”,不是宽泛类比。它检验〔20 维护成本不外置〕参数化加速器能否在不同模型与工艺保持帕累托优势;2026年由独立团队复跑原始计数器时,RTL搜索、布线与时序收敛的单位、阈值和停止规则保持不变。

位置D——把ISA、编译器、微结构、封装与软件串成闭环 单因决定本项协同设计结果能否成立的只有可配置数据流和存储层次贯通软件 预设〔20 维护成本不外置〕参数化加速器能否在不同模型与工艺保持帕累托优势 量纲以“可配置数据流和存储层次贯通软件”为主读数,并列样本、误差、周期和对照/Gemmini可生成矩阵加速器Gemmini全部纳入比较的样本、运行或决策单元 失效⇄系统核算后方向反转:搜索空间巨大且物理实现反馈昂贵,RTL层最优配置可能在布线后反号;RTL参数越多,布线后的Pareto排序反而越可能重排 自曝未覆盖项独立核验:Gemmini可生成矩阵加速器的协同设计证据账只覆盖当前工作负载、工具链和工艺,跨平台量纲仍可能不可换算;独立撤回检查落在未覆盖项 空栏尚缺Gemmini可生成矩阵加速器在独立场景的长周期阴性结果 异名AI系统与基础设施称“SYMPHONY:会话KV从GPU计算中解耦为独立记忆层”;见第536号第二十条“SYMPHONY:会话KV从GPU计算中解耦为独立记忆层”

◎ 二十年连起来看

二十个节点连起来,主线不是名词越来越多,而是协同设计的单因是跨层暴露并消除真实工作负载的主瓶颈,而不是某一层峰值算力增加。早期把对象变得可执行,中期把读数送回决策,近期才开始把异常、资源和责任纳入系统。

这条历史线也显示,局部纪录通常先于完整证据账出现。面板因此保留提出、争议与最新三条来源,避免用今天的术语倒写昨天的因果。

◎ 三个常见误解

第一,自动或量子等标签不自动等于净优势;第二,峰值读数不能替代全流程分母;第三,规模扩大并不会自行消除选择偏差、漂移和外部成本。

三个误解共同源于把代理指标当作对象本身。只要损耗、人工、校准或失败样本被移出账本,任何路线都可能得到过度乐观的结论。

◎ 与相邻领域的接口

本领域向上连接基础理论,向下连接制造、软件、标准和治理。真正有用的接口是让相邻领域用同一失效条件挑战“协同设计的单因是跨层暴露并消除真实工作负载的主瓶颈,而不是某一层峰值算力增加”。

接口验收要求对手明确、共同预设明确、相反点明确,并能推出一个原领域尚未提出的新实验,而不是把热门名词并排陈列。

◎ 争议现场

支持者强调新的闭环和资源已经把过去不可做的问题变成可运行系统;反方则指出大多数优势仍依赖精心选择的任务、基线和实验环境。

争议的裁决方式不是口号投票,而是冻结版本、同预算对照、跨站点复现与方向反转试验。若失败只被解释成工程细节,理论便失去被反驳的入口。

◎ 往下五年看什么

未来五年要看开放指令、芯粒互连和领域编译器能否形成可移植性能,同时把安全、能耗与维护写进共同目标

应优先观察能否公开完整运行日志、异常分类和阴性结果,以及新一代标准是否要求端到端资源核算。单点纪录仍重要,但不足以单独改变面板判断。

◎ 可与哪些领域对撞

可对撞的领域包括控制论、因果推断、计量学、可靠性工程、科学社会学与技术治理。它们分别追问反馈、归因、溯源、长尾失败、奖励结构和责任。

对撞时应保持对象和量纲不变,只替换一个前提;如果结论因此反号,才说明接口带来了新知识。

◎ 十条可做的研究命题

建立公开失败谱,并比较只用成功数据与全量数据时结论是否反号。

把人工接管、校准和等待时间加入资源分母,重算相对旧方法的净收益。

在至少两个独立平台冻结版本复现同一方向,而非只复现最好数值。

设计移除关键机制的消融试验,检查单因主张能否被直接推翻。

将平均性能换成最坏分位数,观察路线排序是否改变。

对代理指标施加分布外扰动,寻找它与真实目标解耦的阈值。

记录中止与未完成运行,检验幸存者偏差在多大程度上制造领先。

以同总预算而非同设备时间设置经典或旧技术基线。

把能耗、耗材和退役责任延伸到生命周期,测试局部优化是否转移成本。

预注册一个会令主张失败的结果形态,并在数据到来后按原规则裁决。

◎ 资料核验

  1. Dean & Ghemawat, OSDI 2004, 137–150
  2. Lindholm et al., IEEE Micro 28, 39–55 (2008), doi:10.1109/MM.2008.31
  3. Williams, Waterman & Patterson, Communications of the ACM 52, 65–76 (2009), doi:10.1145/1498765.1498785
  4. Esmaeilzadeh et al., ISCA 2011, 365–376, doi:10.1145/2000064.2000108
  5. Waterman et al., EECS Department, UC Berkeley, Technical Report UCB/EECS-2014-54
  6. Cong et al., IEEE Transactions on CAD 30, 473–491 (2011), doi:10.1109/TCAD.2011.2110590
  7. Esmaeilzadeh et al., ASPLOS 2012, 1–12, doi:10.1145/2150976.2150978
  8. Chen et al., IEEE Journal of Solid-State Circuits 52, 127–138 (2017), doi:10.1109/JSSC.2016.2616357
  9. Parashar et al., ISCA 2017, 27–40, doi:10.1145/3079856.3080254
  10. Jouppi et al., ISCA 2017, 1–12, doi:10.1145/3079856.3080246
  11. Hennessy & Patterson, Communications of the ACM 62, 48–60 (2019), doi:10.1145/3282307
  12. Chen et al., OSDI 2018, 578–594
  13. Ambrogio et al., Nature 558, 60–67 (2018), doi:10.1038/s41586-018-0180-5
  14. Kocher et al., IEEE Symposium on Security and Privacy 2019, 1–19, doi:10.1109/SP.2019.00002
  15. JEDEC JESD235 HBM standards, 2013 onward
  16. Naffziger et al., ISCA 2021, 57–70, doi:10.1109/ISCA52012.2021.00014
  17. CXL Consortium, CXL 1.0 Specification (2019) and later revisions
  18. AMD SEV, Intel TDX and Confidential Computing Consortium specifications, 2016 onward
  19. Amid et al., IEEE Micro 40, 10–21 (2020), doi:10.1109/MM.2020.2996616
  20. Genc et al., DAC 2021, 489–494, doi:10.1109/DAC18074.2021.9586216
  21. Hennessy & Patterson, A New Golden Age for Computer Architecture, Communications of the ACM 62, 48–60 (2019).
  22. Sze et al., Efficient Processing of Deep Neural Networks: A Tutorial and Survey, Proceedings of the IEEE 105, 2295–2329 (2017).
  23. Mittal & Vetter, A Survey of CPU-GPU Heterogeneous Computing Techniques, ACM Computing Surveys 47, 69 (2015), doi:10.1145/2788396.
  24. Ferdman et al., Clearing the Clouds: A Study of Emerging Scale-out Workloads on Modern Hardware, ASPLOS (2012), doi:10.1145/2150976.2150982.
  25. CXL Consortium, Compute Express Link Specification 4.0 (2025), 128 GT/s and bundled ports.

SDEUniverses.com · 新思想前沿 | 第 548 号 | 王德生 亲撰